

Electronic Design Automation (EDA)

Entwurf integrierter Schaltungen

Randbedingungen

Strukturorientierte Klassifizierung

Flexibilität hat ihren Preis

Optimierte Individualisten


Marktorientierte Klassifikation

Kosten und Stückzahlen

Kosten und Entwurfsmethoden

EDA-Ziele

Entwurf integrierter Schaltungen: Randbedingungen




Die Frage, wie im Detail eine integrierte Schaltung entworfen wird, hängt von zahlreichen äußeren Randbedingungen ab. Wichtig sind z.B. die zur Herstellung verwendete Prozesstechnologie, die bei Standardtechnologien häufig durch die Angabe der so genannten minimalen Strukturbreite charakterisiert wird, und das Grundmaterial wie z.B. Silizium, Gallium-Arsenid (GaAs), Silizium-Germanium (SiGe) etc. Wegen seiner überragenden Bedeutung wird im Rahmen dieser Vorlesung ausschließlich davon ausgegangen, dass die zu entwerfenden Schaltungen in Silizium realisiert werden sollen. Als Schaltungstechnik wird - von einigen Ausnahmen abgesehen - CMOS vorausgesetzt.

Große Unterschiede bestehen auch zwischen dem Entwurf digitaler und analoger bzw. so genannter Mixed-Signal-Schaltungen. Hierauf wird bei der Behandlung der entsprechenden Werkzeuge eingegangen.

Ebenso von großer Bedeutung für die Entwurfstechnik ist eine Klassifizierung integrierter Schaltungen, die ihre Struktur berücksichtigt.


Entwurf integrierter Schaltungen: Strukturorientierte Klassifizierung



Programmierbare Schaltungen bieten die Möglichkeit, Hardware, deren Funktion noch nicht festgelegt ist, in großen Stückzahlen zu produzieren. Die individuelle Funktion wird durch einen - in sehr unterschiedlichen Formen realisierten - Programmiervorgang festgelegt. Er kann bereits beim Hersteller erfolgen, z.B. durch individuelle Masken, die die Verdrahtung einer Schaltung, die aus einer regulären Anordnung von Gattern oder Transistoren (Gate-Array) aufgebaut ist, festlegen. Als Sonderfall gehören auch Read-Only-Memories (ROMs) zu dieser Gruppe. Alternativ kann die Programmierung auch durch den Anwender erfolgen, entweder durch elektrische Vorgänge ("Durchbrennen" von Sicherungen, Einstellung der Leitfähigkeit von Transistoren) oder durch Programmierung, z.B. durch Ablegen einer Wahrheitstabelle in einem Speicher. Zu solchen anwenderprogrammierbaren Schaltungen zählen im Speicherbereich ROMs (PROMs), Erasable PROMs (EPROMs) und Electrically Erasable PROMs (EEPROMs) sowie im Logikbereich Programmable Logic Arrays (PLAs), Programmable Array Logic (PALs), Programmable Logic Devices (PLDs) sowie Field Programmable Gate Arrays (FPGAs).

Im Fall von festverdrahteten Schaltungen wurde die Funktionalität der Schaltung schon vor der Produktion durch den Kunden festgelegt. Auf Beispiele der verschiedenen Ausprägungen festverdrahteter Schaltungen wird später auf der Folie "Optimierte Individualisten" eingegangen.


Entwurf integrierter Schaltungen: Flexibilität hat ihren Preis



Allen programmierbaren Logikschaltungen ist gemeinsam, dass sie aus Anwendersicht zwar sehr flexibel sind und eine schnelle Realisierung einer individuellen Schaltung ermöglichen, auf der anderen Seite aber auch große Chipflächen benötigen und deshalb vergleichsweise teuer sind, so dass ihr Einsatz i.a. nur bei kleinen Stückzahlen sinnvoll ist. Große Bedeutung haben heute FPGAs erlangt, insbesondere solche, die mehrfach programmiert werden können. Sie werden heute in hohen Komplexitäten (mehrere Millionen Gatter) zu relativ günstigen Preisen angeboten und stellen für Prototypen und Kleinstückzahlen ein attraktives Angebot dar. Auf die Besonderheiten beim Entwurf programmierbarer Schaltungen, die sich durch eine hohe Regularität auszeichnen, kann hier nicht detailliert eingegangen werden. Einige Hinweise werden bei den entsprechenden Werkzeugen, vor allem im Rahmen des Layoutentwurfs gegeben.

Sollen von einer Schaltung größere Stückzahlen (> 10.000) hergestellt werden oder werden besondere Anforderungen an die Performance (z.B. Taktrate) gestellt, ist eine festverdrahtete Lösung unumgänglich. Wenn nicht ausdrücklich etwas anderes gesagt wird, wollen wir im Folgenden stets solche Schaltungen betrachten (auch wenn viele der zu behandelnden Entwurfsschritte für programmierbare Schaltungen identisch sind).


Entwurf integrierter Schaltungen: Optimierte Individualisten



Die individuellste Form einer integrierten Schaltung liegt dann vor, wenn auf jegliche Regularität verzichtet wird, d.h. dass jedes Gatter bzw. jeder Transistor individuell entworfen und optimiert werden. Dies ist erforderlich bei Analogschaltungen, aber auch bei solchen digitalen Schaltungen, bei denen höchste Performance bei kleinster Chipfläche angestrebt werden muss, wie z.B. bei in extrem hohen Stückzahlen hergestellten Prozessoren. Es liegt auf der Hand, dass in diesem Falle der Entwurf am aufwändigsten ist und viel Zeit und Aufwand, vor allem aber auch viel manuelle Optimierungsarbeit erfordert. Um eine Automatisierung zu ermöglichen, führt man so genannte Zellenkonzepte (Standardzellen, Makrozellen) ein, die einerseits die Wiederverwendung erprobter Schaltungsteile ("Reuse") aus sogenannten Bibliotheken ermöglichen, und andererseits durch eine gewisse Standardisierung verschiedene Entwurfsschritte vereinfachen. Hierauf wird im Rahmen des Layoutentwurfs eingegangen.

Eine Sonderstellung nehmen hochreguläre Schaltungen wie z.B. Random Access Memories (RAMs) ein. Hier ist zwar beim Entwurf der Grundzellen ein hoher Optimierungsaufwand erforderlich. Die Gesamtschaltung stellt dagegen wegen ihrer hohen Regularität keine besonderen Anforderungen an den Entwurf.


Entwurf integrierter Schaltungen: Kosten und Stückzahlen



Letztlich ist das Ziel eines Halbleiterherstellers stets, seine Kosten zu minimieren, um seine Schaltungen am Markt möglichst preisgünstig anbieten zu können. Grob vereinfacht bestehen die Kosten aus Entwurfskosten und Fertigungskosten. Während die Entwurfskosten nur einmalig anfallen, sind die Fertigungskosten proportional - sehen wir hier der Einfachheit halber von den so genannten Fixkosten ab - zur gefertigten Stückzahl. Damit ist klar, dass der Einfluss der Entwurfskosten auf die Gesamtkosten stückzahlabhängig ist.

So führt bei einer kleinen Stückzahl n_1 eine Reduktion der Entwurfskosten um 75% (ΔE_1) zu einer Gesamtkostenreduktion ($(G_1 - G_1')/G_1$) von ca. 60%. Bei einer großen Stückzahl n_2 beträgt dagegen die Gesamtkostenreduktion nur noch ca. 20%.

Entwurf integrierter Schaltungen: Kosten und Entwurfsmethoden



Wie beeinflussen nun Entwurfs- bzw. Fertigungskosten die Entwurfsmethodik? Betrachten wir dazu zunächst die Entwicklungskosten. Diese sind in erster Linie proportional zur Entwurfszeit und zur Anzahl der eingesetzten Entwickler. Lassen wir letztere aus naheliegenden Gründen konstant, folgt, dass die Entwicklungszeit minimiert werden muss. Dies kann durch eine weitgehende Automatisierung des Entwurfs geschehen. Hierbei sinkt allerdings auf dem heutigen Stand der Technik die Qualität des Entwurfs, insbesondere steigt die zur Realisierung einer Schaltung benötigte Siliziumfläche an. Diese beeinflusst jedoch über die Materialkosten und über die mit wachsender Fläche stark sinkende Fertigungsausbeute die Fertigungskosten. Dominieren diese also die Gesamtkosten, gewinnt die Flächenoptimierung eine höhere Bedeutung als die Entwurfszeitminimierung. Im obigen Bild sind die sich daraus ergebenden Schlussfolgerungen zusammengefasst.

Standardschaltungen und anwendungsspezifische Schaltungen werden in der Regel große Stückzahlen aufweisen, werden also häufig "handoptimiert", bei kundenspezifischen Schaltungen dagegen dominieren wegen der geringeren Stückzahlen häufig die Entwicklungskosten, hier ist also die Automatisierung besonders wichtig.

Entwurf integrierter Schaltungen: EDA-Ziele

EDA-Ziele

Minimierung der Entwurfszeit und
vollständige Automatisierung des
Entwurfs bei:

- minimaler Chipfläche
- höchster Performance
- minimaler Verlustleistung

Am Schluss dieser sehr vereinfachten Betrachtung muss jedoch betont werden, dass die vorgenommene strenge Trennung in einen entwurfskostendominierten und einen fertigungskostendominierten Ansatz in der Praxis so klar nicht auftritt. Die Minimierung von "Time-to-market" und damit auch der Entwurfszeit ist für alle Schaltungstypen ein wichtiges Ziel. Dies gilt natürlich auch für die Chipfläche, wobei häufig gar nicht die Chipfläche selbst, sondern die meist mit einer kleineren Fläche einhergehende Performancesteigerung einer Schaltung im Vordergrund des Interesses steht.

Hinzu kommt, dass alle vorgenommenen Klassifizierungen nur vorläufig und von begrenzter Gültigkeit sind, da sich die betrachtete Technik noch in rascher Entwicklung befindet. So dürfen auch die genannten Entwurfsansätze nicht scharf getrennt voneinander betrachtet werden. Ziel von EDA ist selbstverständlich eine vollständige Automatisierung des Entwurfs bei minimaler Chipfläche und höchster Performance. Da jedoch mit den Fortschritten der Entwurfstechnik auch die Komplexität der Entwurfsobjekte ständig zunimmt, kann dieses Ziel mittelfristig nicht erreicht werden. Wegen der unterschiedlichen Optimierungskriterien werden deshalb auch verschiedene Entwurstile erhalten bleiben. Diese werden sich jedoch wechselseitig durchdringen und befruchten.