Formale Verifikation

Formale Verifikation analoger Schaltungen ist eine Methode zum Beweis der Korrektheit eines Entwurfs mit mathematischen Methoden. Diese bei digitalen Schaltungen weit verbreitete Methode ermöglicht gegenüber der Simulation eine genauere Überprüfung des Entwurfs.

Eines der entwickelten Verfahren ist in der Lage, gleiches Verhalten zweier gegebener nichtlinearer dynamischer Schaltungen nachzuweisen (Equivalence Checking). Dies geschieht über eine nichtlineare Abbildung der zugehörigen Zustandsraumdarstellungen der beiden Systeme.

Ein weiteres Verfahren kann bestimmte Eigenschaften wie z.B. kein Auftreten von Überschwingen von analogen Schaltungen nachweisen (Property Checking).

Automatische Synthese

Als Teilgebiet der automatischen Synthese analoger Schaltungen werden an der Professur Verfahren zur Struktursynthese erforscht. Die Methoden erzeugen Strukturen (undimensioniert Netzlisten), die automatisch in einem kommerziellen Schaltungsdimensionierungswerkzeug dimensioniert werden, so dass insgesamt eine vollständige Automatisierung ähnlich dem digitalen Vorgehen von der Spezifikation bis zur dimensionierten Netzliste ermöglicht wird. Die Herausforderungen liegen in der geeigneten Beschränkung des mit Schaltungsgröße sehr stark anwachsenden Suchraums und der Anpassung an fortwährende Technologiewechsel.

Spezifikation Analoger Schaltungen

Der Entwurf und der Einsatz von analogen Schaltungen verlagern sich zunehmend in höhere Abstraktionsebenen. So werden heute ganze Systeme mit einigen analogen Komponenten entworfen. Innerhalb von Firmen sowie beim Datenaustausch zwischen Firmen und ihren Kunden sind häufig noch Papierspezifikationen für analoge/Mixed-Signal Komponenten üblich, welches einen durchgängigen, fehlerfreien Entwurfsprozess sehr behindert. Gegenstand der entwickelten maschinenlesbaren Spezifikation sind z.B. digitale IO-Zellen wie ein LVDS-Treiber und die klassischen analogen Zellen wie OPs, ADCs, DACs. Die Spezifikation soll in einem vollautomatisierten Verifikationsablauf verwendet und für die Synthese von analogen Zellen aufbereitet werden. Ziel ist es eine vollständige Beschreibung zu entwickeln die alle Entwurfs- und Verifikationsaufgaben mit den nötigen Informationen konsistent bedienen kann.

Symbolische Analyse

Symbolische Analyse - ein den oben genannten Themen zum Teil zugrundeliegendes Verfahren - dient der Aufstellung und Vereinfachung eines symbolischen nichtlinearen Differentialgleichungssystems aus der Netzlistenbeschreibung einer Schaltung.

Wesentlicher Forschungsgegenstand ist die Entwicklung der Vereinfachungsalgorithmen. Ziel ist vor allem eine Steigerung der Schaltungseinsicht.