Dr. Markus Meissner

Forschungsinteressen

  • Automatisierte Erzeugung von Analogen Schaltungen
  • Autonome Roboter

Veröffentlichungen

  • M.Meissner: "Exploring the Design-Space with 'FAATS' to achieve First-Time-Right Silicon in Analog Designs", DATE 2014, Design, Automation & Test in Europe, Dresden, Invited Talk
  • L.Hedrich, M.Meissner: "FAATS, a Fully Automated Analog Topology Synthesis Framework", DASS 2013, Dresdner Arbeitstagung Schaltungs- und Systementwurf , Dresden, Germany
  • F. Salfelder, L. Hedrich, M. Meissner: "Evaluating NBTI in Synthesized Operational Amplifiers using an Accurate Ageing Model" in proceesdings of ANALOG13 - Aachen 4. - 6. March 2013
  • M. Ma, M. Meissner, L. Hedrich: "A Case Study: Automatic Topology Synthesis for Analog Circuit from an ASDeX Specification", In proceedings of International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design 2012 (SMACD'12), Seville, Spain, 19-21 September 2012
  • M. Meissner, O. Mitea, L. Luy, L. Hedrich: "Fast Isomorphism Testing for a Graph-based Analog Circuit Synthesis Framework", Proceedings of IEEE /ACM Conference on Design, Automation and Test in Europe (DATE'12), March 12-16, 2012, Dresden Germany.
  • M. Meissner, O. Mitea, L. Hedrich: "Graphen-basiertes Framework zur explorativen Topologiesynthese von analogen Schaltungen", ANALOG 2011: Entwicklung von Analogschaltungen mit CAE-Methoden - Vorträge der 12. ITG/GMM-Fachtagung, Erlangen, Germany, 07.- 09. November 2011.
  • O. Mitea, M. Meissner and L. Hedrich: "Topology Synthesis of Analog Circuits with Yield Optimization and Evaluation using Pareto Fronts", 19th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), October 3–5, 2011, Hong Kong, China.
  • M. Meissner, O. Mitea and L. Hedrich: "Graph-based Framework for Explorative Topology Synthesis of Analog Circuits" (Abstract), Frontiers in Analog Circuit Synthesis and Verification (FAC'11), A Satellite Workshop of the 23rd International Conference on Computer Aided Verification (CAV'11), Snowbird, Utah, USA, 14.+15. July 2011.
  • O. Mitea, M. Meissner, L. Hedrich, P. Jores: "Automated Constraint-driven Topology Synthesis for Analog Circuits" Proceedings of IEEE /ACM Conference on Design, Automation and Test in Europe (DATE'11), Grenoble, France, 14-18 March, 2011.

Forschungsprojekte

Das Projekt Syntheseunterstützter Entwurf analoger Schaltungen(SyEnA) ist ein Forschungsprojekt im Förderprogramm IKT 2020 durch das Bundesministerium für Bildung und Forschung(BMBF) gefördert.

Die Projektpartner im Projekt SyEnA werden den syntheseunterstützten Entwurf analoger Schaltungen erforschen und dabei neue und verbesserte Methoden in diesem Bereich entwickeln. Das Ziel dieser Arbeiten ist, den Grad der Automatisierung im Entwurf analoger Schaltungen zu steigern, um die Vielzahl manueller Entwurfsschritte deutlich zu reduzieren.